Classic Timing Analyzer report for Alu_Block
Tue Apr 03 18:32:04 2012
Quartus II Version 7.2 Build 151 09/26/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                      ;
+------------------------------+-------+---------------+-------------+--------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From   ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------+---------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 15.103 ns   ; SW[16] ; LEDR[2] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;        ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+--------+---------+------------+----------+--------------+


+---------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                      ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                         ; Setting            ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                    ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                  ; Final              ;      ;    ;             ;
; Default hold multicycle                                        ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                      ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                              ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                              ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+----------------------------------------------------------------+
; tpd                                                            ;
+-------+-------------------+-----------------+--------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To      ;
+-------+-------------------+-----------------+--------+---------+
; N/A   ; None              ; 15.103 ns       ; SW[16] ; LEDR[2] ;
; N/A   ; None              ; 15.006 ns       ; SW[16] ; LEDR[5] ;
; N/A   ; None              ; 14.826 ns       ; SW[16] ; LEDR[4] ;
; N/A   ; None              ; 14.786 ns       ; SW[16] ; LEDR[0] ;
; N/A   ; None              ; 14.764 ns       ; SW[16] ; LEDR[6] ;
; N/A   ; None              ; 14.375 ns       ; SW[16] ; LEDR[3] ;
; N/A   ; None              ; 14.301 ns       ; SW[16] ; LEDR[1] ;
; N/A   ; None              ; 14.289 ns       ; SW[16] ; LEDR[7] ;
; N/A   ; None              ; 14.283 ns       ; KEY[3] ; LEDR[0] ;
; N/A   ; None              ; 14.280 ns       ; KEY[3] ; LEDR[2] ;
; N/A   ; None              ; 14.183 ns       ; KEY[3] ; LEDR[5] ;
; N/A   ; None              ; 14.003 ns       ; KEY[3] ; LEDR[4] ;
; N/A   ; None              ; 13.941 ns       ; KEY[3] ; LEDR[6] ;
; N/A   ; None              ; 13.833 ns       ; SW[16] ; LEDR[8] ;
; N/A   ; None              ; 13.552 ns       ; KEY[3] ; LEDR[3] ;
; N/A   ; None              ; 13.478 ns       ; KEY[3] ; LEDR[1] ;
; N/A   ; None              ; 13.466 ns       ; KEY[3] ; LEDR[7] ;
; N/A   ; None              ; 13.363 ns       ; SW[13] ; LEDR[6] ;
; N/A   ; None              ; 13.293 ns       ; SW[13] ; LEDR[5] ;
; N/A   ; None              ; 13.010 ns       ; KEY[3] ; LEDR[8] ;
; N/A   ; None              ; 12.980 ns       ; SW[14] ; LEDR[6] ;
; N/A   ; None              ; 12.888 ns       ; SW[13] ; LEDR[7] ;
; N/A   ; None              ; 12.820 ns       ; SW[14] ; LEDR[7] ;
; N/A   ; None              ; 12.772 ns       ; SW[17] ; LEDR[2] ;
; N/A   ; None              ; 12.741 ns       ; SW[17] ; LEDR[5] ;
; N/A   ; None              ; 12.702 ns       ; SW[17] ; LEDR[0] ;
; N/A   ; None              ; 12.432 ns       ; SW[13] ; LEDR[8] ;
; N/A   ; None              ; 12.427 ns       ; SW[15] ; LEDR[7] ;
; N/A   ; None              ; 12.364 ns       ; SW[14] ; LEDR[8] ;
; N/A   ; None              ; 12.352 ns       ; SW[17] ; LEDR[4] ;
; N/A   ; None              ; 12.316 ns       ; SW[17] ; LEDR[1] ;
; N/A   ; None              ; 12.283 ns       ; SW[15] ; LEDR[8] ;
; N/A   ; None              ; 12.147 ns       ; SW[17] ; LEDR[6] ;
; N/A   ; None              ; 12.119 ns       ; SW[17] ; LEDR[3] ;
; N/A   ; None              ; 11.603 ns       ; SW[17] ; LEDR[7] ;
; N/A   ; None              ; 11.168 ns       ; SW[17] ; LEDR[8] ;
; N/A   ; None              ; 11.144 ns       ; SW[0]  ; LEDR[2] ;
; N/A   ; None              ; 11.047 ns       ; SW[0]  ; LEDR[5] ;
; N/A   ; None              ; 10.999 ns       ; SW[2]  ; LEDR[5] ;
; N/A   ; None              ; 10.867 ns       ; SW[0]  ; LEDR[4] ;
; N/A   ; None              ; 10.845 ns       ; SW[11] ; LEDR[5] ;
; N/A   ; None              ; 10.827 ns       ; SW[0]  ; LEDR[0] ;
; N/A   ; None              ; 10.819 ns       ; SW[2]  ; LEDR[4] ;
; N/A   ; None              ; 10.805 ns       ; SW[0]  ; LEDR[6] ;
; N/A   ; None              ; 10.782 ns       ; SW[1]  ; LEDR[2] ;
; N/A   ; None              ; 10.781 ns       ; SW[2]  ; LEDR[2] ;
; N/A   ; None              ; 10.757 ns       ; SW[2]  ; LEDR[6] ;
; N/A   ; None              ; 10.685 ns       ; SW[1]  ; LEDR[5] ;
; N/A   ; None              ; 10.665 ns       ; SW[11] ; LEDR[4] ;
; N/A   ; None              ; 10.603 ns       ; SW[11] ; LEDR[6] ;
; N/A   ; None              ; 10.505 ns       ; SW[1]  ; LEDR[4] ;
; N/A   ; None              ; 10.455 ns       ; SW[8]  ; LEDR[2] ;
; N/A   ; None              ; 10.443 ns       ; SW[1]  ; LEDR[6] ;
; N/A   ; None              ; 10.416 ns       ; SW[0]  ; LEDR[3] ;
; N/A   ; None              ; 10.368 ns       ; SW[2]  ; LEDR[3] ;
; N/A   ; None              ; 10.358 ns       ; SW[8]  ; LEDR[5] ;
; N/A   ; None              ; 10.342 ns       ; SW[0]  ; LEDR[1] ;
; N/A   ; None              ; 10.330 ns       ; SW[0]  ; LEDR[7] ;
; N/A   ; None              ; 10.282 ns       ; SW[2]  ; LEDR[7] ;
; N/A   ; None              ; 10.238 ns       ; SW[12] ; LEDR[5] ;
; N/A   ; None              ; 10.230 ns       ; SW[3]  ; LEDR[5] ;
; N/A   ; None              ; 10.178 ns       ; SW[8]  ; LEDR[4] ;
; N/A   ; None              ; 10.176 ns       ; SW[4]  ; LEDR[5] ;
; N/A   ; None              ; 10.172 ns       ; SW[9]  ; LEDR[2] ;
; N/A   ; None              ; 10.141 ns       ; SW[8]  ; LEDR[0] ;
; N/A   ; None              ; 10.128 ns       ; SW[11] ; LEDR[7] ;
; N/A   ; None              ; 10.116 ns       ; SW[8]  ; LEDR[6] ;
; N/A   ; None              ; 10.102 ns       ; SW[10] ; LEDR[5] ;
; N/A   ; None              ; 10.075 ns       ; SW[9]  ; LEDR[5] ;
; N/A   ; None              ; 10.054 ns       ; SW[1]  ; LEDR[3] ;
; N/A   ; None              ; 10.050 ns       ; SW[3]  ; LEDR[4] ;
; N/A   ; None              ; 9.996 ns        ; SW[12] ; LEDR[6] ;
; N/A   ; None              ; 9.988 ns        ; SW[3]  ; LEDR[6] ;
; N/A   ; None              ; 9.968 ns        ; SW[1]  ; LEDR[7] ;
; N/A   ; None              ; 9.958 ns        ; SW[6]  ; LEDR[6] ;
; N/A   ; None              ; 9.954 ns        ; SW[7]  ; LEDR[7] ;
; N/A   ; None              ; 9.934 ns        ; SW[4]  ; LEDR[6] ;
; N/A   ; None              ; 9.922 ns        ; SW[10] ; LEDR[4] ;
; N/A   ; None              ; 9.905 ns        ; SW[5]  ; LEDR[6] ;
; N/A   ; None              ; 9.899 ns        ; SW[11] ; LEDR[3] ;
; N/A   ; None              ; 9.895 ns        ; SW[9]  ; LEDR[4] ;
; N/A   ; None              ; 9.883 ns        ; SW[10] ; LEDR[2] ;
; N/A   ; None              ; 9.874 ns        ; SW[0]  ; LEDR[8] ;
; N/A   ; None              ; 9.860 ns        ; SW[10] ; LEDR[6] ;
; N/A   ; None              ; 9.833 ns        ; SW[9]  ; LEDR[6] ;
; N/A   ; None              ; 9.832 ns        ; SW[5]  ; LEDR[5] ;
; N/A   ; None              ; 9.826 ns        ; SW[2]  ; LEDR[8] ;
; N/A   ; None              ; 9.813 ns        ; SW[7]  ; LEDR[8] ;
; N/A   ; None              ; 9.799 ns        ; SW[6]  ; LEDR[7] ;
; N/A   ; None              ; 9.743 ns        ; SW[12] ; LEDR[4] ;
; N/A   ; None              ; 9.727 ns        ; SW[8]  ; LEDR[3] ;
; N/A   ; None              ; 9.680 ns        ; SW[4]  ; LEDR[4] ;
; N/A   ; None              ; 9.672 ns        ; SW[11] ; LEDR[8] ;
; N/A   ; None              ; 9.668 ns        ; SW[1]  ; LEDR[1] ;
; N/A   ; None              ; 9.653 ns        ; SW[8]  ; LEDR[1] ;
; N/A   ; None              ; 9.641 ns        ; SW[8]  ; LEDR[7] ;
; N/A   ; None              ; 9.521 ns        ; SW[12] ; LEDR[7] ;
; N/A   ; None              ; 9.513 ns        ; SW[3]  ; LEDR[7] ;
; N/A   ; None              ; 9.512 ns        ; SW[1]  ; LEDR[8] ;
; N/A   ; None              ; 9.471 ns        ; SW[10] ; LEDR[3] ;
; N/A   ; None              ; 9.459 ns        ; SW[4]  ; LEDR[7] ;
; N/A   ; None              ; 9.444 ns        ; SW[9]  ; LEDR[3] ;
; N/A   ; None              ; 9.430 ns        ; SW[5]  ; LEDR[7] ;
; N/A   ; None              ; 9.385 ns        ; SW[10] ; LEDR[7] ;
; N/A   ; None              ; 9.358 ns        ; SW[9]  ; LEDR[7] ;
; N/A   ; None              ; 9.343 ns        ; SW[6]  ; LEDR[8] ;
; N/A   ; None              ; 9.287 ns        ; SW[3]  ; LEDR[3] ;
; N/A   ; None              ; 9.185 ns        ; SW[8]  ; LEDR[8] ;
; N/A   ; None              ; 9.065 ns        ; SW[12] ; LEDR[8] ;
; N/A   ; None              ; 9.057 ns        ; SW[3]  ; LEDR[8] ;
; N/A   ; None              ; 9.055 ns        ; SW[9]  ; LEDR[1] ;
; N/A   ; None              ; 9.003 ns        ; SW[4]  ; LEDR[8] ;
; N/A   ; None              ; 8.974 ns        ; SW[5]  ; LEDR[8] ;
; N/A   ; None              ; 8.929 ns        ; SW[10] ; LEDR[8] ;
; N/A   ; None              ; 8.902 ns        ; SW[9]  ; LEDR[8] ;
+-------+-------------------+-----------------+--------+---------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 7.2 Build 151 09/26/2007 SJ Web Edition
    Info: Processing started: Tue Apr 03 18:32:04 2012
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Alu_Block -c Alu_Block --timing_analysis_only
Info: Longest tpd from source pin "SW[16]" to destination pin "LEDR[2]" is 15.103 ns
    Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_V1; Fanout = 18; PIN Node = 'SW[16]'
    Info: 2: + IC(5.642 ns) + CELL(0.438 ns) = 6.932 ns; Loc. = LCCOMB_X32_Y12_N22; Fanout = 2; COMB Node = 'alu:inst|Add0~1463'
    Info: 3: + IC(0.467 ns) + CELL(0.485 ns) = 7.884 ns; Loc. = LCCOMB_X31_Y12_N14; Fanout = 2; COMB Node = 'alu:inst|Add0~1467'
    Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 7.955 ns; Loc. = LCCOMB_X31_Y12_N16; Fanout = 2; COMB Node = 'alu:inst|Add0~1469'
    Info: 5: + IC(0.000 ns) + CELL(0.410 ns) = 8.365 ns; Loc. = LCCOMB_X31_Y12_N18; Fanout = 1; COMB Node = 'alu:inst|Add0~1470'
    Info: 6: + IC(0.435 ns) + CELL(0.416 ns) = 9.216 ns; Loc. = LCCOMB_X32_Y12_N16; Fanout = 1; COMB Node = 'alu:inst|Add0~1496'
    Info: 7: + IC(3.099 ns) + CELL(2.788 ns) = 15.103 ns; Loc. = PIN_AB21; Fanout = 0; PIN Node = 'LEDR[2]'
    Info: Total cell delay = 5.460 ns ( 36.15 % )
    Info: Total interconnect delay = 9.643 ns ( 63.85 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Allocated 164 megabytes of memory during processing
    Info: Processing ended: Tue Apr 03 18:32:06 2012
    Info: Elapsed time: 00:00:02


