Classic Timing Analyzer report for uhr
Thu May 17 09:19:02 2012
Quartus II Version 7.2 Build 151 09/26/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'Clock_50'
  6. tco
  7. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                ;
+------------------------------+-------+---------------+----------------------------------+---------------------------------------+-------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                                  ; To                            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------------------------------+-------------------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 13.774 ns                        ; uhr_controller:inst|dsec[0]           ; HEX1[6]                       ; Clock_50   ; --       ; 0            ;
; Clock Setup: 'Clock_50'      ; N/A   ; None          ; 52.96 MHz ( period = 18.881 ns ) ; uhr_controller:inst|\clock:counter[0] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                       ;                               ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------------------------------+-------------------------------+------------+----------+--------------+


+---------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                      ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                         ; Setting            ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                    ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                  ; Final              ;      ;    ;             ;
; Default hold multicycle                                        ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                      ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock_50        ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; KEY[1]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; KEY[0]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; KEY[2]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; KEY[3]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clock_50'                                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                   ; To                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 52.96 MHz ( period = 18.881 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.698 ns               ;
; N/A                                     ; 52.96 MHz ( period = 18.881 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.698 ns               ;
; N/A                                     ; 52.97 MHz ( period = 18.878 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.695 ns               ;
; N/A                                     ; 52.98 MHz ( period = 18.874 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.691 ns               ;
; N/A                                     ; 52.99 MHz ( period = 18.873 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.690 ns               ;
; N/A                                     ; 53.29 MHz ( period = 18.764 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.581 ns               ;
; N/A                                     ; 53.29 MHz ( period = 18.764 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.581 ns               ;
; N/A                                     ; 53.30 MHz ( period = 18.761 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.578 ns               ;
; N/A                                     ; 53.31 MHz ( period = 18.757 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.574 ns               ;
; N/A                                     ; 53.32 MHz ( period = 18.756 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.573 ns               ;
; N/A                                     ; 53.70 MHz ( period = 18.623 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.440 ns               ;
; N/A                                     ; 53.70 MHz ( period = 18.623 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.440 ns               ;
; N/A                                     ; 53.71 MHz ( period = 18.620 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.437 ns               ;
; N/A                                     ; 53.72 MHz ( period = 18.616 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.433 ns               ;
; N/A                                     ; 53.72 MHz ( period = 18.615 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.432 ns               ;
; N/A                                     ; 53.79 MHz ( period = 18.592 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.409 ns               ;
; N/A                                     ; 53.79 MHz ( period = 18.592 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.409 ns               ;
; N/A                                     ; 53.80 MHz ( period = 18.589 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.406 ns               ;
; N/A                                     ; 53.81 MHz ( period = 18.585 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.402 ns               ;
; N/A                                     ; 53.81 MHz ( period = 18.584 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.401 ns               ;
; N/A                                     ; 54.11 MHz ( period = 18.482 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.299 ns               ;
; N/A                                     ; 54.11 MHz ( period = 18.482 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.299 ns               ;
; N/A                                     ; 54.12 MHz ( period = 18.479 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.296 ns               ;
; N/A                                     ; 54.13 MHz ( period = 18.475 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.292 ns               ;
; N/A                                     ; 54.13 MHz ( period = 18.474 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.291 ns               ;
; N/A                                     ; 54.20 MHz ( period = 18.450 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.267 ns               ;
; N/A                                     ; 54.20 MHz ( period = 18.450 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.267 ns               ;
; N/A                                     ; 54.21 MHz ( period = 18.447 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.264 ns               ;
; N/A                                     ; 54.22 MHz ( period = 18.443 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.260 ns               ;
; N/A                                     ; 54.22 MHz ( period = 18.442 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.259 ns               ;
; N/A                                     ; 54.51 MHz ( period = 18.344 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.161 ns               ;
; N/A                                     ; 54.51 MHz ( period = 18.344 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.161 ns               ;
; N/A                                     ; 54.52 MHz ( period = 18.341 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.158 ns               ;
; N/A                                     ; 54.53 MHz ( period = 18.337 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.154 ns               ;
; N/A                                     ; 54.54 MHz ( period = 18.336 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.153 ns               ;
; N/A                                     ; 54.73 MHz ( period = 18.273 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.090 ns               ;
; N/A                                     ; 54.73 MHz ( period = 18.273 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.090 ns               ;
; N/A                                     ; 54.73 MHz ( period = 18.270 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.087 ns               ;
; N/A                                     ; 54.75 MHz ( period = 18.266 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.083 ns               ;
; N/A                                     ; 54.75 MHz ( period = 18.265 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.082 ns               ;
; N/A                                     ; 54.79 MHz ( period = 18.253 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.070 ns               ;
; N/A                                     ; 54.83 MHz ( period = 18.237 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.054 ns               ;
; N/A                                     ; 54.89 MHz ( period = 18.219 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.036 ns               ;
; N/A                                     ; 54.89 MHz ( period = 18.219 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.036 ns               ;
; N/A                                     ; 54.90 MHz ( period = 18.216 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.033 ns               ;
; N/A                                     ; 54.91 MHz ( period = 18.212 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.029 ns               ;
; N/A                                     ; 54.91 MHz ( period = 18.211 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 18.028 ns               ;
; N/A                                     ; 55.00 MHz ( period = 18.182 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.999 ns               ;
; N/A                                     ; 55.14 MHz ( period = 18.136 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.953 ns               ;
; N/A                                     ; 55.19 MHz ( period = 18.120 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.937 ns               ;
; N/A                                     ; 55.36 MHz ( period = 18.065 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.882 ns               ;
; N/A                                     ; 55.45 MHz ( period = 18.035 ns )                    ; uhr_controller:inst|\clock:counter[9]  ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.862 ns               ;
; N/A                                     ; 55.45 MHz ( period = 18.035 ns )                    ; uhr_controller:inst|\clock:counter[9]  ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.862 ns               ;
; N/A                                     ; 55.46 MHz ( period = 18.032 ns )                    ; uhr_controller:inst|\clock:counter[9]  ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.859 ns               ;
; N/A                                     ; 55.47 MHz ( period = 18.028 ns )                    ; uhr_controller:inst|\clock:counter[9]  ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.855 ns               ;
; N/A                                     ; 55.47 MHz ( period = 18.027 ns )                    ; uhr_controller:inst|\clock:counter[9]  ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.854 ns               ;
; N/A                                     ; 55.57 MHz ( period = 17.995 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.812 ns               ;
; N/A                                     ; 55.62 MHz ( period = 17.979 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.796 ns               ;
; N/A                                     ; 55.67 MHz ( period = 17.964 ns )                    ; uhr_controller:inst|\clock:counter[10] ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.791 ns               ;
; N/A                                     ; 55.67 MHz ( period = 17.964 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.781 ns               ;
; N/A                                     ; 55.67 MHz ( period = 17.964 ns )                    ; uhr_controller:inst|\clock:counter[10] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.791 ns               ;
; N/A                                     ; 55.68 MHz ( period = 17.961 ns )                    ; uhr_controller:inst|\clock:counter[10] ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.788 ns               ;
; N/A                                     ; 55.69 MHz ( period = 17.957 ns )                    ; uhr_controller:inst|\clock:counter[10] ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.784 ns               ;
; N/A                                     ; 55.69 MHz ( period = 17.956 ns )                    ; uhr_controller:inst|\clock:counter[10] ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.783 ns               ;
; N/A                                     ; 55.72 MHz ( period = 17.948 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.765 ns               ;
; N/A                                     ; 55.79 MHz ( period = 17.924 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.741 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.899 ns )                    ; uhr_controller:inst|\clock:counter[11] ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.726 ns               ;
; N/A                                     ; 55.87 MHz ( period = 17.899 ns )                    ; uhr_controller:inst|\clock:counter[11] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.726 ns               ;
; N/A                                     ; 55.88 MHz ( period = 17.896 ns )                    ; uhr_controller:inst|\clock:counter[11] ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.723 ns               ;
; N/A                                     ; 55.89 MHz ( period = 17.893 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.710 ns               ;
; N/A                                     ; 55.89 MHz ( period = 17.892 ns )                    ; uhr_controller:inst|\clock:counter[11] ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.719 ns               ;
; N/A                                     ; 55.89 MHz ( period = 17.891 ns )                    ; uhr_controller:inst|\clock:counter[11] ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.718 ns               ;
; N/A                                     ; 55.98 MHz ( period = 17.865 ns )                    ; uhr_controller:inst|\clock:counter[12] ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.692 ns               ;
; N/A                                     ; 55.98 MHz ( period = 17.865 ns )                    ; uhr_controller:inst|\clock:counter[12] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.692 ns               ;
; N/A                                     ; 55.98 MHz ( period = 17.862 ns )                    ; uhr_controller:inst|\clock:counter[12] ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.689 ns               ;
; N/A                                     ; 56.00 MHz ( period = 17.858 ns )                    ; uhr_controller:inst|\clock:counter[12] ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.685 ns               ;
; N/A                                     ; 56.00 MHz ( period = 17.857 ns )                    ; uhr_controller:inst|\clock:counter[12] ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.684 ns               ;
; N/A                                     ; 56.01 MHz ( period = 17.854 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.671 ns               ;
; N/A                                     ; 56.06 MHz ( period = 17.838 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.655 ns               ;
; N/A                                     ; 56.11 MHz ( period = 17.822 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.639 ns               ;
; N/A                                     ; 56.16 MHz ( period = 17.806 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.623 ns               ;
; N/A                                     ; 56.23 MHz ( period = 17.783 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.600 ns               ;
; N/A                                     ; 56.31 MHz ( period = 17.758 ns )                    ; uhr_controller:inst|\clock:counter[13] ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.585 ns               ;
; N/A                                     ; 56.31 MHz ( period = 17.758 ns )                    ; uhr_controller:inst|\clock:counter[13] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.585 ns               ;
; N/A                                     ; 56.32 MHz ( period = 17.755 ns )                    ; uhr_controller:inst|\clock:counter[13] ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.582 ns               ;
; N/A                                     ; 56.33 MHz ( period = 17.751 ns )                    ; uhr_controller:inst|\clock:counter[13] ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.578 ns               ;
; N/A                                     ; 56.33 MHz ( period = 17.751 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.568 ns               ;
; N/A                                     ; 56.34 MHz ( period = 17.750 ns )                    ; uhr_controller:inst|\clock:counter[13] ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.577 ns               ;
; N/A                                     ; 56.42 MHz ( period = 17.723 ns )                    ; uhr_controller:inst|\clock:counter[14] ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.550 ns               ;
; N/A                                     ; 56.42 MHz ( period = 17.723 ns )                    ; uhr_controller:inst|\clock:counter[14] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.550 ns               ;
; N/A                                     ; 56.43 MHz ( period = 17.720 ns )                    ; uhr_controller:inst|\clock:counter[14] ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.547 ns               ;
; N/A                                     ; 56.45 MHz ( period = 17.716 ns )                    ; uhr_controller:inst|\clock:counter[14] ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.543 ns               ;
; N/A                                     ; 56.45 MHz ( period = 17.716 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.533 ns               ;
; N/A                                     ; 56.45 MHz ( period = 17.715 ns )                    ; uhr_controller:inst|\clock:counter[14] ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.542 ns               ;
; N/A                                     ; 56.50 MHz ( period = 17.700 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.517 ns               ;
; N/A                                     ; 56.67 MHz ( period = 17.645 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.462 ns               ;
; N/A                                     ; 56.67 MHz ( period = 17.645 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.462 ns               ;
; N/A                                     ; 56.68 MHz ( period = 17.643 ns )                    ; uhr_controller:inst|\clock:counter[15] ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.469 ns               ;
; N/A                                     ; 56.68 MHz ( period = 17.643 ns )                    ; uhr_controller:inst|\clock:counter[15] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.469 ns               ;
; N/A                                     ; 56.69 MHz ( period = 17.640 ns )                    ; uhr_controller:inst|\clock:counter[15] ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.466 ns               ;
; N/A                                     ; 56.70 MHz ( period = 17.636 ns )                    ; uhr_controller:inst|\clock:counter[15] ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.462 ns               ;
; N/A                                     ; 56.71 MHz ( period = 17.635 ns )                    ; uhr_controller:inst|\clock:counter[15] ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.461 ns               ;
; N/A                                     ; 56.72 MHz ( period = 17.629 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.446 ns               ;
; N/A                                     ; 56.85 MHz ( period = 17.591 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.408 ns               ;
; N/A                                     ; 56.90 MHz ( period = 17.575 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.392 ns               ;
; N/A                                     ; 56.90 MHz ( period = 17.574 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.391 ns               ;
; N/A                                     ; 57.08 MHz ( period = 17.520 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.337 ns               ;
; N/A                                     ; 57.29 MHz ( period = 17.454 ns )                    ; uhr_controller:inst|\clock:counter[16] ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.280 ns               ;
; N/A                                     ; 57.29 MHz ( period = 17.454 ns )                    ; uhr_controller:inst|\clock:counter[16] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.280 ns               ;
; N/A                                     ; 57.30 MHz ( period = 17.451 ns )                    ; uhr_controller:inst|\clock:counter[16] ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.277 ns               ;
; N/A                                     ; 57.32 MHz ( period = 17.447 ns )                    ; uhr_controller:inst|\clock:counter[16] ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.273 ns               ;
; N/A                                     ; 57.32 MHz ( period = 17.446 ns )                    ; uhr_controller:inst|\clock:counter[16] ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.272 ns               ;
; N/A                                     ; 57.45 MHz ( period = 17.407 ns )                    ; uhr_controller:inst|\clock:counter[9]  ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.234 ns               ;
; N/A                                     ; 57.50 MHz ( period = 17.391 ns )                    ; uhr_controller:inst|\clock:counter[9]  ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.218 ns               ;
; N/A                                     ; 57.68 MHz ( period = 17.336 ns )                    ; uhr_controller:inst|\clock:counter[9]  ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.163 ns               ;
; N/A                                     ; 57.68 MHz ( period = 17.336 ns )                    ; uhr_controller:inst|\clock:counter[10] ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.163 ns               ;
; N/A                                     ; 57.74 MHz ( period = 17.320 ns )                    ; uhr_controller:inst|\clock:counter[10] ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.147 ns               ;
; N/A                                     ; 57.90 MHz ( period = 17.271 ns )                    ; uhr_controller:inst|\clock:counter[11] ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.098 ns               ;
; N/A                                     ; 57.92 MHz ( period = 17.265 ns )                    ; uhr_controller:inst|\clock:counter[10] ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.092 ns               ;
; N/A                                     ; 57.95 MHz ( period = 17.255 ns )                    ; uhr_controller:inst|\clock:counter[11] ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.082 ns               ;
; N/A                                     ; 58.01 MHz ( period = 17.237 ns )                    ; uhr_controller:inst|\clock:counter[12] ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.064 ns               ;
; N/A                                     ; 58.07 MHz ( period = 17.221 ns )                    ; uhr_controller:inst|\clock:counter[12] ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.048 ns               ;
; N/A                                     ; 58.14 MHz ( period = 17.200 ns )                    ; uhr_controller:inst|\clock:counter[11] ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 17.027 ns               ;
; N/A                                     ; 58.25 MHz ( period = 17.166 ns )                    ; uhr_controller:inst|\clock:counter[12] ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.993 ns               ;
; N/A                                     ; 58.38 MHz ( period = 17.130 ns )                    ; uhr_controller:inst|\clock:counter[13] ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.957 ns               ;
; N/A                                     ; 58.43 MHz ( period = 17.114 ns )                    ; uhr_controller:inst|\clock:counter[13] ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.941 ns               ;
; N/A                                     ; 58.50 MHz ( period = 17.095 ns )                    ; uhr_controller:inst|\clock:counter[14] ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.922 ns               ;
; N/A                                     ; 58.55 MHz ( period = 17.079 ns )                    ; uhr_controller:inst|\clock:counter[14] ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.906 ns               ;
; N/A                                     ; 58.62 MHz ( period = 17.059 ns )                    ; uhr_controller:inst|\clock:counter[13] ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.886 ns               ;
; N/A                                     ; 58.69 MHz ( period = 17.039 ns )                    ; uhr_controller:inst|\clock:counter[17] ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.865 ns               ;
; N/A                                     ; 58.69 MHz ( period = 17.039 ns )                    ; uhr_controller:inst|\clock:counter[17] ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.865 ns               ;
; N/A                                     ; 58.70 MHz ( period = 17.036 ns )                    ; uhr_controller:inst|\clock:counter[17] ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.862 ns               ;
; N/A                                     ; 58.71 MHz ( period = 17.032 ns )                    ; uhr_controller:inst|\clock:counter[17] ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.858 ns               ;
; N/A                                     ; 58.72 MHz ( period = 17.031 ns )                    ; uhr_controller:inst|\clock:counter[17] ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.857 ns               ;
; N/A                                     ; 58.74 MHz ( period = 17.024 ns )                    ; uhr_controller:inst|\clock:counter[14] ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.851 ns               ;
; N/A                                     ; 58.77 MHz ( period = 17.015 ns )                    ; uhr_controller:inst|\clock:counter[15] ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.841 ns               ;
; N/A                                     ; 58.83 MHz ( period = 16.999 ns )                    ; uhr_controller:inst|\clock:counter[15] ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.825 ns               ;
; N/A                                     ; 59.02 MHz ( period = 16.944 ns )                    ; uhr_controller:inst|\clock:counter[15] ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.770 ns               ;
; N/A                                     ; 59.43 MHz ( period = 16.826 ns )                    ; uhr_controller:inst|\clock:counter[16] ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.652 ns               ;
; N/A                                     ; 59.49 MHz ( period = 16.810 ns )                    ; uhr_controller:inst|\clock:counter[16] ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.636 ns               ;
; N/A                                     ; 59.68 MHz ( period = 16.755 ns )                    ; uhr_controller:inst|\clock:counter[16] ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.581 ns               ;
; N/A                                     ; 60.87 MHz ( period = 16.428 ns )                    ; uhr_controller:inst|csec[0]            ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.204 ns               ;
; N/A                                     ; 60.87 MHz ( period = 16.428 ns )                    ; uhr_controller:inst|csec[0]            ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.204 ns               ;
; N/A                                     ; 60.88 MHz ( period = 16.425 ns )                    ; uhr_controller:inst|csec[0]            ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.201 ns               ;
; N/A                                     ; 60.90 MHz ( period = 16.421 ns )                    ; uhr_controller:inst|csec[0]            ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.197 ns               ;
; N/A                                     ; 60.90 MHz ( period = 16.420 ns )                    ; uhr_controller:inst|csec[0]            ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.196 ns               ;
; N/A                                     ; 60.93 MHz ( period = 16.411 ns )                    ; uhr_controller:inst|\clock:counter[17] ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.237 ns               ;
; N/A                                     ; 60.99 MHz ( period = 16.395 ns )                    ; uhr_controller:inst|\clock:counter[17] ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.221 ns               ;
; N/A                                     ; 61.20 MHz ( period = 16.340 ns )                    ; uhr_controller:inst|\clock:counter[17] ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.166 ns               ;
; N/A                                     ; 61.58 MHz ( period = 16.239 ns )                    ; uhr_controller:inst|csec[1]            ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.015 ns               ;
; N/A                                     ; 61.58 MHz ( period = 16.239 ns )                    ; uhr_controller:inst|csec[1]            ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.015 ns               ;
; N/A                                     ; 61.59 MHz ( period = 16.236 ns )                    ; uhr_controller:inst|csec[1]            ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.012 ns               ;
; N/A                                     ; 61.61 MHz ( period = 16.232 ns )                    ; uhr_controller:inst|csec[1]            ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.008 ns               ;
; N/A                                     ; 61.61 MHz ( period = 16.231 ns )                    ; uhr_controller:inst|csec[1]            ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 16.007 ns               ;
; N/A                                     ; 62.63 MHz ( period = 15.968 ns )                    ; uhr_controller:inst|csec[2]            ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.744 ns               ;
; N/A                                     ; 62.63 MHz ( period = 15.968 ns )                    ; uhr_controller:inst|csec[2]            ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.744 ns               ;
; N/A                                     ; 62.64 MHz ( period = 15.965 ns )                    ; uhr_controller:inst|csec[2]            ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.741 ns               ;
; N/A                                     ; 62.65 MHz ( period = 15.961 ns )                    ; uhr_controller:inst|csec[2]            ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.737 ns               ;
; N/A                                     ; 62.66 MHz ( period = 15.960 ns )                    ; uhr_controller:inst|csec[2]            ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.736 ns               ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; uhr_controller:inst|csec[0]            ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.576 ns               ;
; N/A                                     ; 63.36 MHz ( period = 15.784 ns )                    ; uhr_controller:inst|csec[0]            ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.560 ns               ;
; N/A                                     ; 63.40 MHz ( period = 15.774 ns )                    ; uhr_controller:inst|csec[3]            ; uhr_controller:inst|hour[3]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.557 ns               ;
; N/A                                     ; 63.40 MHz ( period = 15.774 ns )                    ; uhr_controller:inst|csec[3]            ; uhr_controller:inst|hour10[0] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.557 ns               ;
; N/A                                     ; 63.41 MHz ( period = 15.771 ns )                    ; uhr_controller:inst|csec[3]            ; uhr_controller:inst|hour[1]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.554 ns               ;
; N/A                                     ; 63.42 MHz ( period = 15.767 ns )                    ; uhr_controller:inst|csec[3]            ; uhr_controller:inst|hour[0]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.550 ns               ;
; N/A                                     ; 63.42 MHz ( period = 15.767 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.589 ns               ;
; N/A                                     ; 63.43 MHz ( period = 15.766 ns )                    ; uhr_controller:inst|csec[3]            ; uhr_controller:inst|hour[2]   ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.549 ns               ;
; N/A                                     ; 63.58 MHz ( period = 15.729 ns )                    ; uhr_controller:inst|csec[0]            ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.505 ns               ;
; N/A                                     ; 63.90 MHz ( period = 15.650 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.472 ns               ;
; N/A                                     ; 64.06 MHz ( period = 15.611 ns )                    ; uhr_controller:inst|csec[1]            ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.387 ns               ;
; N/A                                     ; 64.12 MHz ( period = 15.595 ns )                    ; uhr_controller:inst|csec[1]            ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.371 ns               ;
; N/A                                     ; 64.35 MHz ( period = 15.540 ns )                    ; uhr_controller:inst|csec[1]            ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.316 ns               ;
; N/A                                     ; 64.48 MHz ( period = 15.509 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.331 ns               ;
; N/A                                     ; 64.61 MHz ( period = 15.478 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.300 ns               ;
; N/A                                     ; 64.81 MHz ( period = 15.429 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|min10[1]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.241 ns               ;
; N/A                                     ; 64.94 MHz ( period = 15.398 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|min10[2]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.210 ns               ;
; N/A                                     ; 65.07 MHz ( period = 15.368 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.190 ns               ;
; N/A                                     ; 65.19 MHz ( period = 15.340 ns )                    ; uhr_controller:inst|csec[2]            ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.116 ns               ;
; N/A                                     ; 65.21 MHz ( period = 15.336 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.158 ns               ;
; N/A                                     ; 65.26 MHz ( period = 15.324 ns )                    ; uhr_controller:inst|csec[2]            ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.100 ns               ;
; N/A                                     ; 65.31 MHz ( period = 15.312 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|min10[1]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.124 ns               ;
; N/A                                     ; 65.44 MHz ( period = 15.281 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|min10[2]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.093 ns               ;
; N/A                                     ; 65.49 MHz ( period = 15.269 ns )                    ; uhr_controller:inst|csec[2]            ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.045 ns               ;
; N/A                                     ; 65.66 MHz ( period = 15.230 ns )                    ; uhr_controller:inst|\clock:counter[6]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.052 ns               ;
; N/A                                     ; 65.80 MHz ( period = 15.197 ns )                    ; uhr_controller:inst|\clock:counter[0]  ; uhr_controller:inst|min[0]    ; Clock_50   ; Clock_50 ; None                        ; None                      ; 15.019 ns               ;
; N/A                                     ; 65.92 MHz ( period = 15.171 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|min10[1]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.983 ns               ;
; N/A                                     ; 65.97 MHz ( period = 15.159 ns )                    ; uhr_controller:inst|\clock:counter[7]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.981 ns               ;
; N/A                                     ; 66.02 MHz ( period = 15.146 ns )                    ; uhr_controller:inst|csec[3]            ; uhr_controller:inst|hour10[3] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.929 ns               ;
; N/A                                     ; 66.05 MHz ( period = 15.140 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|min10[2]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.952 ns               ;
; N/A                                     ; 66.05 MHz ( period = 15.140 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|min10[1]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.952 ns               ;
; N/A                                     ; 66.09 MHz ( period = 15.130 ns )                    ; uhr_controller:inst|csec[3]            ; uhr_controller:inst|hour10[1] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.913 ns               ;
; N/A                                     ; 66.19 MHz ( period = 15.109 ns )                    ; uhr_controller:inst|\clock:counter[3]  ; uhr_controller:inst|min10[2]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.921 ns               ;
; N/A                                     ; 66.20 MHz ( period = 15.105 ns )                    ; uhr_controller:inst|\clock:counter[8]  ; uhr_controller:inst|min10[0]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.927 ns               ;
; N/A                                     ; 66.31 MHz ( period = 15.080 ns )                    ; uhr_controller:inst|\clock:counter[1]  ; uhr_controller:inst|min[0]    ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.902 ns               ;
; N/A                                     ; 66.33 MHz ( period = 15.075 ns )                    ; uhr_controller:inst|csec[3]            ; uhr_controller:inst|hour10[2] ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.858 ns               ;
; N/A                                     ; 66.53 MHz ( period = 15.030 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|min10[1]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.842 ns               ;
; N/A                                     ; 66.67 MHz ( period = 14.999 ns )                    ; uhr_controller:inst|\clock:counter[4]  ; uhr_controller:inst|min10[2]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.811 ns               ;
; N/A                                     ; 66.68 MHz ( period = 14.998 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|min10[1]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.810 ns               ;
; N/A                                     ; 66.81 MHz ( period = 14.967 ns )                    ; uhr_controller:inst|\clock:counter[5]  ; uhr_controller:inst|min10[2]  ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.779 ns               ;
; N/A                                     ; 66.94 MHz ( period = 14.939 ns )                    ; uhr_controller:inst|\clock:counter[2]  ; uhr_controller:inst|min[0]    ; Clock_50   ; Clock_50 ; None                        ; None                      ; 14.761 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------+
; tco                                                                                      ;
+-------+--------------+------------+-------------------------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From                          ; To      ; From Clock ;
+-------+--------------+------------+-------------------------------+---------+------------+
; N/A   ; None         ; 13.774 ns  ; uhr_controller:inst|dsec[0]   ; HEX1[6] ; Clock_50   ;
; N/A   ; None         ; 13.554 ns  ; uhr_controller:inst|dsec[0]   ; HEX1[1] ; Clock_50   ;
; N/A   ; None         ; 13.075 ns  ; uhr_controller:inst|dsec[1]   ; HEX1[6] ; Clock_50   ;
; N/A   ; None         ; 12.903 ns  ; uhr_controller:inst|dsec[2]   ; HEX1[6] ; Clock_50   ;
; N/A   ; None         ; 12.856 ns  ; uhr_controller:inst|dsec[1]   ; HEX1[1] ; Clock_50   ;
; N/A   ; None         ; 12.768 ns  ; uhr_controller:inst|sec10[0]  ; HEX3[2] ; Clock_50   ;
; N/A   ; None         ; 12.690 ns  ; uhr_controller:inst|dsec[2]   ; HEX1[1] ; Clock_50   ;
; N/A   ; None         ; 12.614 ns  ; uhr_controller:inst|sec10[1]  ; HEX3[5] ; Clock_50   ;
; N/A   ; None         ; 12.576 ns  ; uhr_controller:inst|dsec[3]   ; HEX1[6] ; Clock_50   ;
; N/A   ; None         ; 12.492 ns  ; uhr_controller:inst|sec10[1]  ; HEX3[4] ; Clock_50   ;
; N/A   ; None         ; 12.362 ns  ; uhr_controller:inst|dsec[3]   ; HEX1[1] ; Clock_50   ;
; N/A   ; None         ; 12.328 ns  ; uhr_controller:inst|sec10[2]  ; HEX3[5] ; Clock_50   ;
; N/A   ; None         ; 12.308 ns  ; uhr_controller:inst|sec10[1]  ; HEX3[2] ; Clock_50   ;
; N/A   ; None         ; 12.207 ns  ; uhr_controller:inst|sec10[2]  ; HEX3[4] ; Clock_50   ;
; N/A   ; None         ; 12.187 ns  ; uhr_controller:inst|dsec[0]   ; HEX1[4] ; Clock_50   ;
; N/A   ; None         ; 12.164 ns  ; uhr_controller:inst|sec10[1]  ; HEX3[6] ; Clock_50   ;
; N/A   ; None         ; 12.157 ns  ; uhr_controller:inst|sec10[0]  ; HEX3[0] ; Clock_50   ;
; N/A   ; None         ; 12.144 ns  ; uhr_controller:inst|sec[1]    ; HEX2[5] ; Clock_50   ;
; N/A   ; None         ; 12.120 ns  ; uhr_controller:inst|sec[0]    ; HEX2[5] ; Clock_50   ;
; N/A   ; None         ; 12.097 ns  ; uhr_controller:inst|sec10[0]  ; HEX3[1] ; Clock_50   ;
; N/A   ; None         ; 12.013 ns  ; uhr_controller:inst|sec10[2]  ; HEX3[2] ; Clock_50   ;
; N/A   ; None         ; 12.008 ns  ; uhr_controller:inst|dsec[2]   ; HEX1[4] ; Clock_50   ;
; N/A   ; None         ; 12.006 ns  ; uhr_controller:inst|sec[1]    ; HEX2[3] ; Clock_50   ;
; N/A   ; None         ; 11.987 ns  ; uhr_controller:inst|sec10[0]  ; HEX3[5] ; Clock_50   ;
; N/A   ; None         ; 11.982 ns  ; uhr_controller:inst|sec[0]    ; HEX2[3] ; Clock_50   ;
; N/A   ; None         ; 11.976 ns  ; uhr_controller:inst|sec[2]    ; HEX2[5] ; Clock_50   ;
; N/A   ; None         ; 11.959 ns  ; uhr_controller:inst|sec[1]    ; HEX2[1] ; Clock_50   ;
; N/A   ; None         ; 11.930 ns  ; uhr_controller:inst|sec[0]    ; HEX2[1] ; Clock_50   ;
; N/A   ; None         ; 11.902 ns  ; uhr_controller:inst|sec10[2]  ; HEX3[6] ; Clock_50   ;
; N/A   ; None         ; 11.887 ns  ; uhr_controller:inst|sec[1]    ; HEX2[6] ; Clock_50   ;
; N/A   ; None         ; 11.884 ns  ; uhr_controller:inst|dsec[1]   ; HEX1[4] ; Clock_50   ;
; N/A   ; None         ; 11.848 ns  ; uhr_controller:inst|sec[0]    ; HEX2[6] ; Clock_50   ;
; N/A   ; None         ; 11.839 ns  ; uhr_controller:inst|sec[2]    ; HEX2[3] ; Clock_50   ;
; N/A   ; None         ; 11.834 ns  ; uhr_controller:inst|sec10[0]  ; HEX3[4] ; Clock_50   ;
; N/A   ; None         ; 11.833 ns  ; uhr_controller:inst|sec[3]    ; HEX2[5] ; Clock_50   ;
; N/A   ; None         ; 11.791 ns  ; uhr_controller:inst|sec[2]    ; HEX2[1] ; Clock_50   ;
; N/A   ; None         ; 11.706 ns  ; uhr_controller:inst|sec[2]    ; HEX2[6] ; Clock_50   ;
; N/A   ; None         ; 11.686 ns  ; uhr_controller:inst|dsec[0]   ; HEX1[2] ; Clock_50   ;
; N/A   ; None         ; 11.649 ns  ; uhr_controller:inst|sec[3]    ; HEX2[1] ; Clock_50   ;
; N/A   ; None         ; 11.624 ns  ; uhr_controller:inst|sec10[1]  ; HEX3[0] ; Clock_50   ;
; N/A   ; None         ; 11.599 ns  ; uhr_controller:inst|sec10[1]  ; HEX3[1] ; Clock_50   ;
; N/A   ; None         ; 11.567 ns  ; uhr_controller:inst|sec[3]    ; HEX2[6] ; Clock_50   ;
; N/A   ; None         ; 11.561 ns  ; uhr_controller:inst|sec10[0]  ; HEX3[6] ; Clock_50   ;
; N/A   ; None         ; 11.501 ns  ; uhr_controller:inst|dsec[0]   ; HEX1[5] ; Clock_50   ;
; N/A   ; None         ; 11.478 ns  ; uhr_controller:inst|dsec[0]   ; HEX1[0] ; Clock_50   ;
; N/A   ; None         ; 11.465 ns  ; uhr_controller:inst|sec10[0]  ; HEX3[3] ; Clock_50   ;
; N/A   ; None         ; 11.360 ns  ; uhr_controller:inst|sec10[2]  ; HEX3[0] ; Clock_50   ;
; N/A   ; None         ; 11.352 ns  ; uhr_controller:inst|dsec[1]   ; HEX1[0] ; Clock_50   ;
; N/A   ; None         ; 11.316 ns  ; uhr_controller:inst|sec10[2]  ; HEX3[1] ; Clock_50   ;
; N/A   ; None         ; 11.301 ns  ; uhr_controller:inst|sec[1]    ; HEX2[0] ; Clock_50   ;
; N/A   ; None         ; 11.259 ns  ; uhr_controller:inst|sec[0]    ; HEX2[0] ; Clock_50   ;
; N/A   ; None         ; 11.205 ns  ; uhr_controller:inst|dsec[3]   ; HEX1[0] ; Clock_50   ;
; N/A   ; None         ; 11.169 ns  ; uhr_controller:inst|dsec[2]   ; HEX1[0] ; Clock_50   ;
; N/A   ; None         ; 11.119 ns  ; uhr_controller:inst|sec[2]    ; HEX2[0] ; Clock_50   ;
; N/A   ; None         ; 11.024 ns  ; uhr_controller:inst|min10[0]  ; HEX5[2] ; Clock_50   ;
; N/A   ; None         ; 11.011 ns  ; uhr_controller:inst|dsec[1]   ; HEX1[2] ; Clock_50   ;
; N/A   ; None         ; 11.002 ns  ; uhr_controller:inst|hour[0]   ; HEX6[2] ; Clock_50   ;
; N/A   ; None         ; 10.984 ns  ; uhr_controller:inst|min10[0]  ; HEX5[4] ; Clock_50   ;
; N/A   ; None         ; 10.980 ns  ; uhr_controller:inst|sec[3]    ; HEX2[0] ; Clock_50   ;
; N/A   ; None         ; 10.969 ns  ; uhr_controller:inst|hour[3]   ; HEX6[2] ; Clock_50   ;
; N/A   ; None         ; 10.942 ns  ; uhr_controller:inst|sec10[1]  ; HEX3[3] ; Clock_50   ;
; N/A   ; None         ; 10.898 ns  ; uhr_controller:inst|min10[0]  ; HEX5[0] ; Clock_50   ;
; N/A   ; None         ; 10.895 ns  ; uhr_controller:inst|hour[0]   ; HEX6[1] ; Clock_50   ;
; N/A   ; None         ; 10.881 ns  ; uhr_controller:inst|hour[0]   ; HEX6[0] ; Clock_50   ;
; N/A   ; None         ; 10.861 ns  ; uhr_controller:inst|min10[0]  ; HEX5[3] ; Clock_50   ;
; N/A   ; None         ; 10.854 ns  ; uhr_controller:inst|hour[3]   ; HEX6[1] ; Clock_50   ;
; N/A   ; None         ; 10.840 ns  ; uhr_controller:inst|dsec[2]   ; HEX1[2] ; Clock_50   ;
; N/A   ; None         ; 10.838 ns  ; uhr_controller:inst|hour[3]   ; HEX6[0] ; Clock_50   ;
; N/A   ; None         ; 10.836 ns  ; uhr_controller:inst|min10[0]  ; HEX5[1] ; Clock_50   ;
; N/A   ; None         ; 10.810 ns  ; uhr_controller:inst|dsec[1]   ; HEX1[5] ; Clock_50   ;
; N/A   ; None         ; 10.784 ns  ; uhr_controller:inst|min10[0]  ; HEX5[6] ; Clock_50   ;
; N/A   ; None         ; 10.778 ns  ; uhr_controller:inst|min10[0]  ; HEX5[5] ; Clock_50   ;
; N/A   ; None         ; 10.758 ns  ; uhr_controller:inst|csec[3]   ; HEX0[5] ; Clock_50   ;
; N/A   ; None         ; 10.756 ns  ; uhr_controller:inst|dsec[0]   ; HEX1[3] ; Clock_50   ;
; N/A   ; None         ; 10.730 ns  ; uhr_controller:inst|csec[3]   ; HEX0[0] ; Clock_50   ;
; N/A   ; None         ; 10.721 ns  ; uhr_controller:inst|hour[2]   ; HEX6[2] ; Clock_50   ;
; N/A   ; None         ; 10.714 ns  ; uhr_controller:inst|hour[1]   ; HEX6[2] ; Clock_50   ;
; N/A   ; None         ; 10.707 ns  ; uhr_controller:inst|csec[3]   ; HEX0[1] ; Clock_50   ;
; N/A   ; None         ; 10.686 ns  ; uhr_controller:inst|csec[3]   ; HEX0[2] ; Clock_50   ;
; N/A   ; None         ; 10.670 ns  ; uhr_controller:inst|hour10[0] ; HEX7[5] ; Clock_50   ;
; N/A   ; None         ; 10.655 ns  ; uhr_controller:inst|sec10[2]  ; HEX3[3] ; Clock_50   ;
; N/A   ; None         ; 10.640 ns  ; uhr_controller:inst|min[0]    ; HEX4[0] ; Clock_50   ;
; N/A   ; None         ; 10.640 ns  ; uhr_controller:inst|sec[1]    ; HEX2[4] ; Clock_50   ;
; N/A   ; None         ; 10.640 ns  ; uhr_controller:inst|dsec[2]   ; HEX1[5] ; Clock_50   ;
; N/A   ; None         ; 10.639 ns  ; uhr_controller:inst|hour10[1] ; HEX7[5] ; Clock_50   ;
; N/A   ; None         ; 10.615 ns  ; uhr_controller:inst|min[2]    ; HEX4[0] ; Clock_50   ;
; N/A   ; None         ; 10.606 ns  ; uhr_controller:inst|sec[0]    ; HEX2[4] ; Clock_50   ;
; N/A   ; None         ; 10.603 ns  ; uhr_controller:inst|hour[2]   ; HEX6[1] ; Clock_50   ;
; N/A   ; None         ; 10.599 ns  ; uhr_controller:inst|min[0]    ; HEX4[4] ; Clock_50   ;
; N/A   ; None         ; 10.598 ns  ; uhr_controller:inst|hour[1]   ; HEX6[1] ; Clock_50   ;
; N/A   ; None         ; 10.587 ns  ; uhr_controller:inst|hour[2]   ; HEX6[0] ; Clock_50   ;
; N/A   ; None         ; 10.580 ns  ; uhr_controller:inst|hour[1]   ; HEX6[0] ; Clock_50   ;
; N/A   ; None         ; 10.576 ns  ; uhr_controller:inst|dsec[2]   ; HEX1[3] ; Clock_50   ;
; N/A   ; None         ; 10.561 ns  ; uhr_controller:inst|sec[1]    ; HEX2[2] ; Clock_50   ;
; N/A   ; None         ; 10.560 ns  ; uhr_controller:inst|min[0]    ; HEX4[3] ; Clock_50   ;
; N/A   ; None         ; 10.545 ns  ; uhr_controller:inst|min[2]    ; HEX4[4] ; Clock_50   ;
; N/A   ; None         ; 10.538 ns  ; uhr_controller:inst|min[1]    ; HEX4[0] ; Clock_50   ;
; N/A   ; None         ; 10.516 ns  ; uhr_controller:inst|dsec[3]   ; HEX1[2] ; Clock_50   ;
; N/A   ; None         ; 10.507 ns  ; uhr_controller:inst|min[2]    ; HEX4[3] ; Clock_50   ;
; N/A   ; None         ; 10.497 ns  ; uhr_controller:inst|hour10[2] ; HEX7[5] ; Clock_50   ;
; N/A   ; None         ; 10.496 ns  ; uhr_controller:inst|sec[0]    ; HEX2[2] ; Clock_50   ;
; N/A   ; None         ; 10.493 ns  ; uhr_controller:inst|min[0]    ; HEX4[2] ; Clock_50   ;
; N/A   ; None         ; 10.473 ns  ; uhr_controller:inst|min[2]    ; HEX4[2] ; Clock_50   ;
; N/A   ; None         ; 10.467 ns  ; uhr_controller:inst|csec[3]   ; HEX0[6] ; Clock_50   ;
; N/A   ; None         ; 10.462 ns  ; uhr_controller:inst|sec[2]    ; HEX2[4] ; Clock_50   ;
; N/A   ; None         ; 10.457 ns  ; uhr_controller:inst|min[1]    ; HEX4[4] ; Clock_50   ;
; N/A   ; None         ; 10.456 ns  ; uhr_controller:inst|min[3]    ; HEX4[0] ; Clock_50   ;
; N/A   ; None         ; 10.451 ns  ; uhr_controller:inst|dsec[1]   ; HEX1[3] ; Clock_50   ;
; N/A   ; None         ; 10.419 ns  ; uhr_controller:inst|min[1]    ; HEX4[3] ; Clock_50   ;
; N/A   ; None         ; 10.393 ns  ; uhr_controller:inst|min[1]    ; HEX4[2] ; Clock_50   ;
; N/A   ; None         ; 10.382 ns  ; uhr_controller:inst|min[0]    ; HEX4[1] ; Clock_50   ;
; N/A   ; None         ; 10.375 ns  ; uhr_controller:inst|sec[2]    ; HEX2[2] ; Clock_50   ;
; N/A   ; None         ; 10.369 ns  ; uhr_controller:inst|min[0]    ; HEX4[6] ; Clock_50   ;
; N/A   ; None         ; 10.366 ns  ; uhr_controller:inst|csec[1]   ; HEX0[5] ; Clock_50   ;
; N/A   ; None         ; 10.363 ns  ; uhr_controller:inst|hour10[3] ; HEX7[5] ; Clock_50   ;
; N/A   ; None         ; 10.363 ns  ; uhr_controller:inst|min[2]    ; HEX4[1] ; Clock_50   ;
; N/A   ; None         ; 10.359 ns  ; uhr_controller:inst|csec[0]   ; HEX0[5] ; Clock_50   ;
; N/A   ; None         ; 10.343 ns  ; uhr_controller:inst|csec[1]   ; HEX0[0] ; Clock_50   ;
; N/A   ; None         ; 10.332 ns  ; uhr_controller:inst|csec[0]   ; HEX0[0] ; Clock_50   ;
; N/A   ; None         ; 10.331 ns  ; uhr_controller:inst|hour10[0] ; HEX7[6] ; Clock_50   ;
; N/A   ; None         ; 10.330 ns  ; uhr_controller:inst|hour[0]   ; HEX6[4] ; Clock_50   ;
; N/A   ; None         ; 10.323 ns  ; uhr_controller:inst|hour[0]   ; HEX6[3] ; Clock_50   ;
; N/A   ; None         ; 10.322 ns  ; uhr_controller:inst|min[2]    ; HEX4[6] ; Clock_50   ;
; N/A   ; None         ; 10.317 ns  ; uhr_controller:inst|csec[1]   ; HEX0[1] ; Clock_50   ;
; N/A   ; None         ; 10.311 ns  ; uhr_controller:inst|min[3]    ; HEX4[2] ; Clock_50   ;
; N/A   ; None         ; 10.311 ns  ; uhr_controller:inst|dsec[3]   ; HEX1[5] ; Clock_50   ;
; N/A   ; None         ; 10.306 ns  ; uhr_controller:inst|csec[0]   ; HEX0[1] ; Clock_50   ;
; N/A   ; None         ; 10.303 ns  ; uhr_controller:inst|hour[0]   ; HEX6[5] ; Clock_50   ;
; N/A   ; None         ; 10.299 ns  ; uhr_controller:inst|hour10[1] ; HEX7[6] ; Clock_50   ;
; N/A   ; None         ; 10.298 ns  ; uhr_controller:inst|hour[0]   ; HEX6[6] ; Clock_50   ;
; N/A   ; None         ; 10.291 ns  ; uhr_controller:inst|csec[1]   ; HEX0[2] ; Clock_50   ;
; N/A   ; None         ; 10.282 ns  ; uhr_controller:inst|min[1]    ; HEX4[1] ; Clock_50   ;
; N/A   ; None         ; 10.268 ns  ; uhr_controller:inst|min[1]    ; HEX4[6] ; Clock_50   ;
; N/A   ; None         ; 10.260 ns  ; uhr_controller:inst|hour[3]   ; HEX6[5] ; Clock_50   ;
; N/A   ; None         ; 10.254 ns  ; uhr_controller:inst|hour10[1] ; HEX7[4] ; Clock_50   ;
; N/A   ; None         ; 10.250 ns  ; uhr_controller:inst|hour[3]   ; HEX6[6] ; Clock_50   ;
; N/A   ; None         ; 10.242 ns  ; uhr_controller:inst|csec[0]   ; HEX0[2] ; Clock_50   ;
; N/A   ; None         ; 10.240 ns  ; uhr_controller:inst|sec[3]    ; HEX2[2] ; Clock_50   ;
; N/A   ; None         ; 10.220 ns  ; uhr_controller:inst|csec[1]   ; HEX0[4] ; Clock_50   ;
; N/A   ; None         ; 10.209 ns  ; uhr_controller:inst|hour10[1] ; HEX7[3] ; Clock_50   ;
; N/A   ; None         ; 10.196 ns  ; uhr_controller:inst|min[3]    ; HEX4[1] ; Clock_50   ;
; N/A   ; None         ; 10.195 ns  ; uhr_controller:inst|csec[2]   ; HEX0[5] ; Clock_50   ;
; N/A   ; None         ; 10.184 ns  ; uhr_controller:inst|min[3]    ; HEX4[6] ; Clock_50   ;
; N/A   ; None         ; 10.173 ns  ; uhr_controller:inst|min10[1]  ; HEX5[2] ; Clock_50   ;
; N/A   ; None         ; 10.172 ns  ; uhr_controller:inst|csec[2]   ; HEX0[0] ; Clock_50   ;
; N/A   ; None         ; 10.158 ns  ; uhr_controller:inst|hour10[2] ; HEX7[6] ; Clock_50   ;
; N/A   ; None         ; 10.146 ns  ; uhr_controller:inst|csec[2]   ; HEX0[1] ; Clock_50   ;
; N/A   ; None         ; 10.107 ns  ; uhr_controller:inst|hour10[2] ; HEX7[4] ; Clock_50   ;
; N/A   ; None         ; 10.107 ns  ; uhr_controller:inst|min10[1]  ; HEX5[4] ; Clock_50   ;
; N/A   ; None         ; 10.105 ns  ; uhr_controller:inst|csec[2]   ; HEX0[2] ; Clock_50   ;
; N/A   ; None         ; 10.090 ns  ; uhr_controller:inst|hour10[3] ; HEX7[0] ; Clock_50   ;
; N/A   ; None         ; 10.075 ns  ; uhr_controller:inst|hour10[3] ; HEX7[1] ; Clock_50   ;
; N/A   ; None         ; 10.072 ns  ; uhr_controller:inst|csec[1]   ; HEX0[6] ; Clock_50   ;
; N/A   ; None         ; 10.067 ns  ; uhr_controller:inst|csec[2]   ; HEX0[4] ; Clock_50   ;
; N/A   ; None         ; 10.066 ns  ; uhr_controller:inst|hour10[2] ; HEX7[3] ; Clock_50   ;
; N/A   ; None         ; 10.064 ns  ; uhr_controller:inst|hour10[2] ; HEX7[0] ; Clock_50   ;
; N/A   ; None         ; 10.062 ns  ; uhr_controller:inst|csec[1]   ; HEX0[3] ; Clock_50   ;
; N/A   ; None         ; 10.054 ns  ; uhr_controller:inst|csec[0]   ; HEX0[6] ; Clock_50   ;
; N/A   ; None         ; 10.050 ns  ; uhr_controller:inst|hour10[2] ; HEX7[1] ; Clock_50   ;
; N/A   ; None         ; 10.037 ns  ; uhr_controller:inst|hour[2]   ; HEX6[4] ; Clock_50   ;
; N/A   ; None         ; 10.033 ns  ; uhr_controller:inst|hour[1]   ; HEX6[4] ; Clock_50   ;
; N/A   ; None         ; 10.024 ns  ; uhr_controller:inst|hour10[3] ; HEX7[6] ; Clock_50   ;
; N/A   ; None         ; 10.018 ns  ; uhr_controller:inst|hour[2]   ; HEX6[3] ; Clock_50   ;
; N/A   ; None         ; 10.010 ns  ; uhr_controller:inst|hour[2]   ; HEX6[5] ; Clock_50   ;
; N/A   ; None         ; 10.005 ns  ; uhr_controller:inst|hour[1]   ; HEX6[5] ; Clock_50   ;
; N/A   ; None         ; 9.999 ns   ; uhr_controller:inst|hour[2]   ; HEX6[6] ; Clock_50   ;
; N/A   ; None         ; 9.987 ns   ; uhr_controller:inst|hour[1]   ; HEX6[3] ; Clock_50   ;
; N/A   ; None         ; 9.978 ns   ; uhr_controller:inst|min10[1]  ; HEX5[0] ; Clock_50   ;
; N/A   ; None         ; 9.967 ns   ; uhr_controller:inst|hour[1]   ; HEX6[6] ; Clock_50   ;
; N/A   ; None         ; 9.961 ns   ; uhr_controller:inst|csec[0]   ; HEX0[4] ; Clock_50   ;
; N/A   ; None         ; 9.956 ns   ; uhr_controller:inst|min10[1]  ; HEX5[1] ; Clock_50   ;
; N/A   ; None         ; 9.956 ns   ; uhr_controller:inst|min[0]    ; HEX4[5] ; Clock_50   ;
; N/A   ; None         ; 9.955 ns   ; uhr_controller:inst|min10[1]  ; HEX5[3] ; Clock_50   ;
; N/A   ; None         ; 9.933 ns   ; uhr_controller:inst|hour10[0] ; HEX7[4] ; Clock_50   ;
; N/A   ; None         ; 9.924 ns   ; uhr_controller:inst|hour10[0] ; HEX7[3] ; Clock_50   ;
; N/A   ; None         ; 9.922 ns   ; uhr_controller:inst|hour10[0] ; HEX7[0] ; Clock_50   ;
; N/A   ; None         ; 9.916 ns   ; uhr_controller:inst|csec[2]   ; HEX0[3] ; Clock_50   ;
; N/A   ; None         ; 9.908 ns   ; uhr_controller:inst|hour10[0] ; HEX7[1] ; Clock_50   ;
; N/A   ; None         ; 9.908 ns   ; uhr_controller:inst|min[2]    ; HEX4[5] ; Clock_50   ;
; N/A   ; None         ; 9.906 ns   ; uhr_controller:inst|min10[2]  ; HEX5[2] ; Clock_50   ;
; N/A   ; None         ; 9.905 ns   ; uhr_controller:inst|hour10[1] ; HEX7[0] ; Clock_50   ;
; N/A   ; None         ; 9.902 ns   ; uhr_controller:inst|min10[1]  ; HEX5[5] ; Clock_50   ;
; N/A   ; None         ; 9.894 ns   ; uhr_controller:inst|csec[2]   ; HEX0[6] ; Clock_50   ;
; N/A   ; None         ; 9.890 ns   ; uhr_controller:inst|hour10[1] ; HEX7[1] ; Clock_50   ;
; N/A   ; None         ; 9.869 ns   ; uhr_controller:inst|min10[1]  ; HEX5[6] ; Clock_50   ;
; N/A   ; None         ; 9.855 ns   ; uhr_controller:inst|min[1]    ; HEX4[5] ; Clock_50   ;
; N/A   ; None         ; 9.836 ns   ; uhr_controller:inst|min10[2]  ; HEX5[4] ; Clock_50   ;
; N/A   ; None         ; 9.807 ns   ; uhr_controller:inst|csec[0]   ; HEX0[3] ; Clock_50   ;
; N/A   ; None         ; 9.778 ns   ; uhr_controller:inst|min[3]    ; HEX4[5] ; Clock_50   ;
; N/A   ; None         ; 9.737 ns   ; uhr_controller:inst|min10[2]  ; HEX5[0] ; Clock_50   ;
; N/A   ; None         ; 9.716 ns   ; uhr_controller:inst|min10[2]  ; HEX5[1] ; Clock_50   ;
; N/A   ; None         ; 9.710 ns   ; uhr_controller:inst|min10[2]  ; HEX5[3] ; Clock_50   ;
; N/A   ; None         ; 9.631 ns   ; uhr_controller:inst|min10[2]  ; HEX5[5] ; Clock_50   ;
; N/A   ; None         ; 9.620 ns   ; uhr_controller:inst|min10[2]  ; HEX5[6] ; Clock_50   ;
; N/A   ; None         ; 9.368 ns   ; uhr_controller:inst|hour10[0] ; HEX7[2] ; Clock_50   ;
; N/A   ; None         ; 9.358 ns   ; uhr_controller:inst|hour10[1] ; HEX7[2] ; Clock_50   ;
; N/A   ; None         ; 9.216 ns   ; uhr_controller:inst|hour10[2] ; HEX7[2] ; Clock_50   ;
; N/A   ; None         ; 9.086 ns   ; uhr_controller:inst|hour10[3] ; HEX7[2] ; Clock_50   ;
+-------+--------------+------------+-------------------------------+---------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 7.2 Build 151 09/26/2007 SJ Web Edition
    Info: Processing started: Thu May 17 09:19:02 2012
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off uhr -c uhr --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clock_50" is an undefined clock
    Info: Assuming node "KEY[1]" is an undefined clock
    Info: Assuming node "KEY[0]" is an undefined clock
    Info: Assuming node "KEY[2]" is an undefined clock
    Info: Assuming node "KEY[3]" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "inst1" as buffer
Info: Clock "Clock_50" has Internal fmax of 52.96 MHz between source register "uhr_controller:inst|\clock:counter[0]" and destination register "uhr_controller:inst|hour[3]" (period= 18.881 ns)
    Info: + Longest register to register delay is 18.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X53_Y28_N15; Fanout = 2; REG Node = 'uhr_controller:inst|\clock:counter[0]'
        Info: 2: + IC(0.300 ns) + CELL(0.485 ns) = 0.785 ns; Loc. = LCCOMB_X53_Y28_N14; Fanout = 2; COMB Node = 'uhr_controller:inst|Add0~319'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.856 ns; Loc. = LCCOMB_X53_Y28_N16; Fanout = 2; COMB Node = 'uhr_controller:inst|Add0~321'
        Info: 4: + IC(0.000 ns) + CELL(0.410 ns) = 1.266 ns; Loc. = LCCOMB_X53_Y28_N18; Fanout = 2; COMB Node = 'uhr_controller:inst|Add0~322'
        Info: 5: + IC(0.705 ns) + CELL(0.420 ns) = 2.391 ns; Loc. = LCCOMB_X53_Y27_N26; Fanout = 1; COMB Node = 'uhr_controller:inst|LessThan0~427'
        Info: 6: + IC(0.704 ns) + CELL(0.150 ns) = 3.245 ns; Loc. = LCCOMB_X53_Y28_N10; Fanout = 2; COMB Node = 'uhr_controller:inst|LessThan0~428'
        Info: 7: + IC(0.270 ns) + CELL(0.437 ns) = 3.952 ns; Loc. = LCCOMB_X53_Y28_N12; Fanout = 1; COMB Node = 'uhr_controller:inst|LessThan0~429'
        Info: 8: + IC(0.243 ns) + CELL(0.150 ns) = 4.345 ns; Loc. = LCCOMB_X53_Y28_N0; Fanout = 18; COMB Node = 'uhr_controller:inst|LessThan0~430'
        Info: 9: + IC(0.254 ns) + CELL(0.393 ns) = 4.992 ns; Loc. = LCCOMB_X53_Y28_N2; Fanout = 2; COMB Node = 'uhr_controller:inst|Add1~67'
        Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 5.063 ns; Loc. = LCCOMB_X53_Y28_N4; Fanout = 2; COMB Node = 'uhr_controller:inst|Add1~69'
        Info: 11: + IC(0.000 ns) + CELL(0.410 ns) = 5.473 ns; Loc. = LCCOMB_X53_Y28_N6; Fanout = 3; COMB Node = 'uhr_controller:inst|Add1~70'
        Info: 12: + IC(2.268 ns) + CELL(0.275 ns) = 8.016 ns; Loc. = LCCOMB_X22_Y20_N8; Fanout = 3; COMB Node = 'uhr_controller:inst|LessThan1~37'
        Info: 13: + IC(0.255 ns) + CELL(0.393 ns) = 8.664 ns; Loc. = LCCOMB_X22_Y20_N12; Fanout = 2; COMB Node = 'uhr_controller:inst|Add2~67'
        Info: 14: + IC(0.000 ns) + CELL(0.159 ns) = 8.823 ns; Loc. = LCCOMB_X22_Y20_N14; Fanout = 2; COMB Node = 'uhr_controller:inst|Add2~69'
        Info: 15: + IC(0.000 ns) + CELL(0.410 ns) = 9.233 ns; Loc. = LCCOMB_X22_Y20_N16; Fanout = 3; COMB Node = 'uhr_controller:inst|Add2~70'
        Info: 16: + IC(0.255 ns) + CELL(0.275 ns) = 9.763 ns; Loc. = LCCOMB_X22_Y20_N26; Fanout = 3; COMB Node = 'uhr_controller:inst|LessThan2~37'
        Info: 17: + IC(0.253 ns) + CELL(0.393 ns) = 10.409 ns; Loc. = LCCOMB_X22_Y20_N0; Fanout = 2; COMB Node = 'uhr_controller:inst|Add3~67'
        Info: 18: + IC(0.000 ns) + CELL(0.071 ns) = 10.480 ns; Loc. = LCCOMB_X22_Y20_N2; Fanout = 2; COMB Node = 'uhr_controller:inst|Add3~69'
        Info: 19: + IC(0.000 ns) + CELL(0.410 ns) = 10.890 ns; Loc. = LCCOMB_X22_Y20_N4; Fanout = 4; COMB Node = 'uhr_controller:inst|Add3~70'
        Info: 20: + IC(0.664 ns) + CELL(0.275 ns) = 11.829 ns; Loc. = LCCOMB_X21_Y20_N6; Fanout = 3; COMB Node = 'uhr_controller:inst|Add4~207'
        Info: 21: + IC(0.251 ns) + CELL(0.150 ns) = 12.230 ns; Loc. = LCCOMB_X21_Y20_N28; Fanout = 3; COMB Node = 'uhr_controller:inst|LessThan4~104'
        Info: 22: + IC(0.261 ns) + CELL(0.393 ns) = 12.884 ns; Loc. = LCCOMB_X21_Y20_N10; Fanout = 2; COMB Node = 'uhr_controller:inst|Add5~81'
        Info: 23: + IC(0.000 ns) + CELL(0.071 ns) = 12.955 ns; Loc. = LCCOMB_X21_Y20_N12; Fanout = 2; COMB Node = 'uhr_controller:inst|Add5~83'
        Info: 24: + IC(0.000 ns) + CELL(0.159 ns) = 13.114 ns; Loc. = LCCOMB_X21_Y20_N14; Fanout = 1; COMB Node = 'uhr_controller:inst|Add5~85'
        Info: 25: + IC(0.000 ns) + CELL(0.410 ns) = 13.524 ns; Loc. = LCCOMB_X21_Y20_N16; Fanout = 5; COMB Node = 'uhr_controller:inst|Add5~86'
        Info: 26: + IC(0.266 ns) + CELL(0.275 ns) = 14.065 ns; Loc. = LCCOMB_X21_Y20_N2; Fanout = 3; COMB Node = 'uhr_controller:inst|Add7~207'
        Info: 27: + IC(0.252 ns) + CELL(0.150 ns) = 14.467 ns; Loc. = LCCOMB_X21_Y20_N0; Fanout = 3; COMB Node = 'uhr_controller:inst|LessThan6~104'
        Info: 28: + IC(0.259 ns) + CELL(0.393 ns) = 15.119 ns; Loc. = LCCOMB_X21_Y20_N20; Fanout = 2; COMB Node = 'uhr_controller:inst|Add8~93'
        Info: 29: + IC(0.000 ns) + CELL(0.410 ns) = 15.529 ns; Loc. = LCCOMB_X21_Y20_N22; Fanout = 3; COMB Node = 'uhr_controller:inst|Add8~94'
        Info: 30: + IC(0.263 ns) + CELL(0.420 ns) = 16.212 ns; Loc. = LCCOMB_X21_Y20_N30; Fanout = 5; COMB Node = 'uhr_controller:inst|LessThan7~37'
        Info: 31: + IC(0.424 ns) + CELL(0.393 ns) = 17.029 ns; Loc. = LCCOMB_X20_Y20_N22; Fanout = 2; COMB Node = 'uhr_controller:inst|Add10~79'
        Info: 32: + IC(0.000 ns) + CELL(0.071 ns) = 17.100 ns; Loc. = LCCOMB_X20_Y20_N24; Fanout = 2; COMB Node = 'uhr_controller:inst|Add10~81'
        Info: 33: + IC(0.000 ns) + CELL(0.410 ns) = 17.510 ns; Loc. = LCCOMB_X20_Y20_N26; Fanout = 2; COMB Node = 'uhr_controller:inst|Add10~82'
        Info: 34: + IC(0.259 ns) + CELL(0.420 ns) = 18.189 ns; Loc. = LCCOMB_X20_Y20_N18; Fanout = 5; COMB Node = 'uhr_controller:inst|clock~86'
        Info: 35: + IC(0.275 ns) + CELL(0.150 ns) = 18.614 ns; Loc. = LCCOMB_X20_Y20_N10; Fanout = 1; COMB Node = 'uhr_controller:inst|ihour~209'
        Info: 36: + IC(0.000 ns) + CELL(0.084 ns) = 18.698 ns; Loc. = LCFF_X20_Y20_N11; Fanout = 6; REG Node = 'uhr_controller:inst|hour[3]'
        Info: Total cell delay = 10.017 ns ( 53.57 % )
        Info: Total interconnect delay = 8.681 ns ( 46.43 % )
    Info: - Smallest clock skew is 0.031 ns
        Info: + Shortest clock path from clock "Clock_50" to destination register is 4.310 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'Clock_50'
            Info: 2: + IC(0.331 ns) + CELL(0.787 ns) = 2.117 ns; Loc. = LCFF_X1_Y18_N21; Fanout = 2; REG Node = 'inst1'
            Info: 3: + IC(0.626 ns) + CELL(0.000 ns) = 2.743 ns; Loc. = CLKCTRL_G3; Fanout = 49; COMB Node = 'inst1~clkctrl'
            Info: 4: + IC(1.030 ns) + CELL(0.537 ns) = 4.310 ns; Loc. = LCFF_X20_Y20_N11; Fanout = 6; REG Node = 'uhr_controller:inst|hour[3]'
            Info: Total cell delay = 2.323 ns ( 53.90 % )
            Info: Total interconnect delay = 1.987 ns ( 46.10 % )
        Info: - Longest clock path from clock "Clock_50" to source register is 4.279 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'Clock_50'
            Info: 2: + IC(0.331 ns) + CELL(0.787 ns) = 2.117 ns; Loc. = LCFF_X1_Y18_N21; Fanout = 2; REG Node = 'inst1'
            Info: 3: + IC(0.626 ns) + CELL(0.000 ns) = 2.743 ns; Loc. = CLKCTRL_G3; Fanout = 49; COMB Node = 'inst1~clkctrl'
            Info: 4: + IC(0.999 ns) + CELL(0.537 ns) = 4.279 ns; Loc. = LCFF_X53_Y28_N15; Fanout = 2; REG Node = 'uhr_controller:inst|\clock:counter[0]'
            Info: Total cell delay = 2.323 ns ( 54.29 % )
            Info: Total interconnect delay = 1.956 ns ( 45.71 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: No valid register-to-register data paths exist for clock "KEY[1]"
Info: No valid register-to-register data paths exist for clock "KEY[0]"
Info: No valid register-to-register data paths exist for clock "KEY[2]"
Info: No valid register-to-register data paths exist for clock "KEY[3]"
Info: tco from clock "Clock_50" to destination pin "HEX1[6]" through register "uhr_controller:inst|dsec[0]" is 13.774 ns
    Info: + Longest clock path from clock "Clock_50" to source register is 4.314 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'Clock_50'
        Info: 2: + IC(0.331 ns) + CELL(0.787 ns) = 2.117 ns; Loc. = LCFF_X1_Y18_N21; Fanout = 2; REG Node = 'inst1'
        Info: 3: + IC(0.626 ns) + CELL(0.000 ns) = 2.743 ns; Loc. = CLKCTRL_G3; Fanout = 49; COMB Node = 'inst1~clkctrl'
        Info: 4: + IC(1.034 ns) + CELL(0.537 ns) = 4.314 ns; Loc. = LCFF_X23_Y20_N11; Fanout = 9; REG Node = 'uhr_controller:inst|dsec[0]'
        Info: Total cell delay = 2.323 ns ( 53.85 % )
        Info: Total interconnect delay = 1.991 ns ( 46.15 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 9.210 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y20_N11; Fanout = 9; REG Node = 'uhr_controller:inst|dsec[0]'
        Info: 2: + IC(1.242 ns) + CELL(0.438 ns) = 1.680 ns; Loc. = LCCOMB_X22_Y20_N30; Fanout = 1; COMB Node = '7449:inst20|33'
        Info: 3: + IC(4.878 ns) + CELL(2.652 ns) = 9.210 ns; Loc. = PIN_AB24; Fanout = 0; PIN Node = 'HEX1[6]'
        Info: Total cell delay = 3.090 ns ( 33.55 % )
        Info: Total interconnect delay = 6.120 ns ( 66.45 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Allocated 163 megabytes of memory during processing
    Info: Processing ended: Thu May 17 09:19:02 2012
    Info: Elapsed time: 00:00:00


