Classic Timing Analyzer report for test
Fri May 18 23:14:58 2012
Quartus II Version 7.2 Build 151 09/26/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                     ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.335 ns   ; SW[2] ; HEX0[0] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+


+---------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                      ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                         ; Setting            ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                    ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                  ; Final              ;      ;    ;             ;
; Default hold multicycle                                        ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                      ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                         ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                 ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                               ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                          ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                        ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                               ; Off                ;      ;    ;             ;
; Enable Clock Latency                                           ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                  ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node          ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                          ; 10                 ;      ;    ;             ;
; Number of paths to report                                      ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                   ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                         ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                     ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                   ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis ; Off                ;      ;    ;             ;
+----------------------------------------------------------------+--------------------+------+----+-------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+--------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To       ;
+-------+-------------------+-----------------+--------+----------+
; N/A   ; None              ; 10.335 ns       ; SW[2]  ; HEX0[0]  ;
; N/A   ; None              ; 10.308 ns       ; SW[2]  ; HEX0[4]  ;
; N/A   ; None              ; 9.796 ns        ; SW[3]  ; HEX0[0]  ;
; N/A   ; None              ; 9.773 ns        ; SW[2]  ; HEX0[5]  ;
; N/A   ; None              ; 9.769 ns        ; SW[3]  ; HEX0[4]  ;
; N/A   ; None              ; 9.602 ns        ; SW[13] ; LEDR[13] ;
; N/A   ; None              ; 9.539 ns        ; SW[13] ; HEX4[6]  ;
; N/A   ; None              ; 9.520 ns        ; SW[13] ; HEX4[5]  ;
; N/A   ; None              ; 9.516 ns        ; SW[13] ; HEX4[3]  ;
; N/A   ; None              ; 9.376 ns        ; SW[13] ; HEX4[4]  ;
; N/A   ; None              ; 9.246 ns        ; SW[13] ; HEX4[2]  ;
; N/A   ; None              ; 9.243 ns        ; SW[13] ; HEX4[1]  ;
; N/A   ; None              ; 9.234 ns        ; SW[3]  ; HEX0[5]  ;
; N/A   ; None              ; 9.211 ns        ; SW[13] ; HEX4[0]  ;
; N/A   ; None              ; 7.607 ns        ; SW[2]  ; HEX6[3]  ;
; N/A   ; None              ; 7.605 ns        ; SW[2]  ; HEX6[4]  ;
; N/A   ; None              ; 7.598 ns        ; SW[2]  ; HEX6[6]  ;
; N/A   ; None              ; 7.566 ns        ; SW[2]  ; HEX6[5]  ;
; N/A   ; None              ; 7.532 ns        ; SW[0]  ; HEX6[3]  ;
; N/A   ; None              ; 7.529 ns        ; SW[0]  ; HEX6[4]  ;
; N/A   ; None              ; 7.521 ns        ; SW[0]  ; HEX6[6]  ;
; N/A   ; None              ; 7.491 ns        ; SW[0]  ; HEX6[5]  ;
; N/A   ; None              ; 7.418 ns        ; SW[1]  ; HEX6[3]  ;
; N/A   ; None              ; 7.402 ns        ; SW[1]  ; HEX6[4]  ;
; N/A   ; None              ; 7.393 ns        ; SW[1]  ; HEX6[6]  ;
; N/A   ; None              ; 7.376 ns        ; SW[1]  ; HEX6[5]  ;
; N/A   ; None              ; 7.068 ns        ; SW[3]  ; HEX6[3]  ;
; N/A   ; None              ; 7.066 ns        ; SW[3]  ; HEX6[4]  ;
; N/A   ; None              ; 7.057 ns        ; SW[3]  ; HEX6[6]  ;
; N/A   ; None              ; 7.050 ns        ; SW[2]  ; HEX6[1]  ;
; N/A   ; None              ; 7.050 ns        ; SW[2]  ; HEX6[0]  ;
; N/A   ; None              ; 7.049 ns        ; SW[2]  ; HEX6[2]  ;
; N/A   ; None              ; 7.028 ns        ; SW[3]  ; HEX6[5]  ;
; N/A   ; None              ; 6.974 ns        ; SW[0]  ; HEX6[1]  ;
; N/A   ; None              ; 6.973 ns        ; SW[0]  ; HEX6[2]  ;
; N/A   ; None              ; 6.966 ns        ; SW[0]  ; HEX6[0]  ;
; N/A   ; None              ; 6.860 ns        ; SW[1]  ; HEX6[0]  ;
; N/A   ; None              ; 6.849 ns        ; SW[1]  ; HEX6[2]  ;
; N/A   ; None              ; 6.846 ns        ; SW[1]  ; HEX6[1]  ;
; N/A   ; None              ; 6.599 ns        ; SW[2]  ; HEX0[3]  ;
; N/A   ; None              ; 6.511 ns        ; SW[3]  ; HEX6[1]  ;
; N/A   ; None              ; 6.508 ns        ; SW[3]  ; HEX6[2]  ;
; N/A   ; None              ; 6.504 ns        ; SW[3]  ; HEX6[0]  ;
; N/A   ; None              ; 6.329 ns        ; SW[2]  ; LEDG[0]  ;
; N/A   ; None              ; 6.323 ns        ; SW[2]  ; LEDR[2]  ;
; N/A   ; None              ; 5.829 ns        ; SW[11] ; HEX4[6]  ;
; N/A   ; None              ; 5.825 ns        ; SW[11] ; HEX4[5]  ;
; N/A   ; None              ; 5.810 ns        ; SW[11] ; HEX4[3]  ;
; N/A   ; None              ; 5.698 ns        ; SW[11] ; LEDR[11] ;
; N/A   ; None              ; 5.688 ns        ; SW[12] ; LEDR[12] ;
; N/A   ; None              ; 5.673 ns        ; SW[11] ; HEX4[4]  ;
; N/A   ; None              ; 5.659 ns        ; SW[12] ; HEX4[5]  ;
; N/A   ; None              ; 5.657 ns        ; SW[10] ; LEDR[10] ;
; N/A   ; None              ; 5.657 ns        ; SW[12] ; HEX4[6]  ;
; N/A   ; None              ; 5.638 ns        ; SW[12] ; HEX4[3]  ;
; N/A   ; None              ; 5.611 ns        ; SW[0]  ; LEDR[0]  ;
; N/A   ; None              ; 5.568 ns        ; SW[10] ; HEX4[5]  ;
; N/A   ; None              ; 5.565 ns        ; SW[10] ; HEX4[6]  ;
; N/A   ; None              ; 5.545 ns        ; SW[10] ; HEX4[3]  ;
; N/A   ; None              ; 5.537 ns        ; SW[11] ; HEX4[1]  ;
; N/A   ; None              ; 5.530 ns        ; SW[12] ; HEX4[4]  ;
; N/A   ; None              ; 5.527 ns        ; SW[11] ; HEX4[2]  ;
; N/A   ; None              ; 5.489 ns        ; SW[11] ; HEX4[0]  ;
; N/A   ; None              ; 5.478 ns        ; SW[3]  ; LEDR[3]  ;
; N/A   ; None              ; 5.441 ns        ; SW[10] ; HEX4[4]  ;
; N/A   ; None              ; 5.365 ns        ; SW[12] ; HEX4[1]  ;
; N/A   ; None              ; 5.361 ns        ; SW[12] ; HEX4[2]  ;
; N/A   ; None              ; 5.350 ns        ; SW[12] ; HEX4[0]  ;
; N/A   ; None              ; 5.288 ns        ; SW[3]  ; LEDG[1]  ;
; N/A   ; None              ; 5.275 ns        ; SW[10] ; HEX4[1]  ;
; N/A   ; None              ; 5.269 ns        ; SW[10] ; HEX4[2]  ;
; N/A   ; None              ; 5.258 ns        ; SW[10] ; HEX4[0]  ;
; N/A   ; None              ; 5.234 ns        ; SW[1]  ; LEDR[1]  ;
; N/A   ; None              ; 5.171 ns        ; SW[3]  ; HEX0[2]  ;
; N/A   ; None              ; 5.161 ns        ; SW[3]  ; HEX0[1]  ;
; N/A   ; None              ; 5.089 ns        ; SW[3]  ; HEX0[6]  ;
; N/A   ; None              ; 5.034 ns        ; SW[3]  ; LEDG[2]  ;
; N/A   ; None              ; 5.034 ns        ; SW[3]  ; LEDG[3]  ;
+-------+-------------------+-----------------+--------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 7.2 Build 151 09/26/2007 SJ Web Edition
    Info: Processing started: Fri May 18 23:14:58 2012
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off test -c test --timing_analysis_only
Info: Longest tpd from source pin "SW[2]" to destination pin "HEX0[0]" is 10.335 ns
    Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P25; Fanout = 11; PIN Node = 'SW[2]'
    Info: 2: + IC(2.524 ns) + CELL(0.438 ns) = 3.961 ns; Loc. = LCCOMB_X1_Y17_N16; Fanout = 3; COMB Node = 'dec_4bit_to_7seg:inst13|seg0[6]~143'
    Info: 3: + IC(3.576 ns) + CELL(2.798 ns) = 10.335 ns; Loc. = PIN_AF10; Fanout = 0; PIN Node = 'HEX0[0]'
    Info: Total cell delay = 4.235 ns ( 40.98 % )
    Info: Total interconnect delay = 6.100 ns ( 59.02 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Allocated 160 megabytes of memory during processing
    Info: Processing ended: Fri May 18 23:14:58 2012
    Info: Elapsed time: 00:00:00


